(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-211062

(43)公開日 平成7年(1995)8月11日

(51) Int. C1. 6

庁内整理番号 識別記号

FI

技術表示箇所

G 1 1 C 11/401

12/08 G 0 6 F

310 Z 7608-5B

G 1 1 C 11/34 362 C

審査請求 未請求 請求項の数15

OL

(全21頁)

(21)出願番号

特願平6-1012

(22)出願日

平成6年(1994)1月10日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 山内 忠昭

兵庫県伊丹市瑞原4丁目1番地 三菱電機株

式会社ユー・エル・エス・アイ開発研究所


(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【目的】 センスアンプをキャッシュとして用い、セン スアンプからデータを直接読出したり、メモリセルから イコライズされたビット線を介して高速にデータを読出 すことができるような半導体記憶装置を提供することで ある。

【構成】 この半導体記憶装置は、センスアンプ部A i、メモリセルアレイMCi、コラムデコーダ25、ロ ウ系アレイ制御回路およびロウデコーダ27、タグメモ リ部29、行アドレスバッファ31、列アドレスバッフ ァ33、およびクロック発生回路35を含む。タグメモ リ部29に入力される内部行アドレスとタグメモリ部2 9が保持しているセンスアンプ部Aiに対応する行アド レスとが一致した場合には、センスアンプ部Aiから直 接データが読出される。一方、一致しない場合には、メ モリセルアレイMCiのデータがイコライズされたビッ ト線を介してセンスアンプ部Aiで増幅およびストアさ れて読出される。



【特許請求の範囲】

【請求項1】 複数のメモリセルが行および列方向に配 設されたメモリセルアレイと、

各前記メモリセルの列方向に対応して設けられた複数の ビット線対と、

各前記メモリセルの行方向に対応して設けられた複数の ワード線と、

各前記ビット線対に接続され、かつ所定の行方向に配設 されたメモリセルに対応するデータを保持する複数のセ ンスアンプを有するセンスアンプ部と、

各前記センスアンプが保持しているデータに対応する行 アドレスと入力される行アドレスとが同じであるか否か を判定する第1の判定手段と、

各前記センスアンプに接続される入出力線対と、

入力される列アドレスに応じて、各前記センスアンプを 前記入出力線対に接続するコラムデコーダと、

入力される行アドレスに応じて、行方向に配設されたメ モリセルを指定するために前記ワード線を活性化するロ ウデコーダと、

列アドレスおよび行アドレスが入力される前において、 各前記センスアンプと各前記メモリセルとを分離すると ともに、前記ビット線対をイコライズ状態にし、さら に、前記第1の判定手段の出力に応じて、各前記センス アンプと各前記メモリセルとを接続するか否かを制御 し、前記ビット線対をイコライズ状態にするか否かを制 御する制御手段とを備えた、半導体記憶装置。

【請求項2】 前記制御手段は、前記第1の判定手段が 読出のために入力される行アドレスと各前記センスアン プに保持されているデータに対応する行アドレスとが同 じであると判定したことに応じて、各前記センスアンプ 30 と各前記メモリセルとを分離するとともに、前記ビット 線対をイコライズ状態にし、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項3】 前記制御手段は、前記第1の判定手段が 読出のために入力される行アドレスと各前記センスアン プに保持されているデータに対応する行アドレスとが異 なると判定したことに応じて、各前記センスアンプと各 前記メモリセルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 40 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項4】 前記制御手段は、前記第1の判定手段が **書込のために入力される行アドレスと各前記センスアン** プに保持されているデータに対応する行アドレスとが同 じであるまたは異なると判定したことに応じて、各前記 センスアンプと各前記メモリセルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項5】 前記制御手段は、前記第1の判定手段が **書込のために入力される行アドレスと各前記センスアン 50**

プに保持されているデータに対応する行アドレスとが同 じであると判定したことに応じて、各前記センスアンプ と各前記メモリセルとを分離するとともに、前記ビット 線対をイコライズ状態にし、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項6】 さらに、各前記センスアンプに保持され ているデータと各前記メモリセルに保持されているデー タとが同じであるか否かを判定する第2の判定手段とを 10 備え、

前記制御手段は、前記第1の判定手段が書込または読出 のために入力される行アドレスと各前記センスアンプに 保持されているデータに対応する行アドレスとが異なる と判定したことに応じて、かつ前記第2の判定手段が各 前記センスアンプに保持されているデータと各前記メモ リセルに保持されているデータとが同じであると判定し たことに応じて、各前記センスアンプと各前記メモリセ ルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 20 力線対とを接続する、請求項1または5記載の半導体記 憶装置。

【請求項7】 前記制御手段は、各前記メモリセルおよ び各前記センスアンプに対してデータの書込または読出 が行なわれた後、各前記センスアンプと各前記メモリセ ルとを分離するとともに、前記ビット線対をイコライズ 状態にする、請求項6記載の半導体記憶装置。

【請求項8】 さらに、各前記センスアンプに保持され ているデータと各前記メモリセルに保持されているデー タとが同じであるか否かを判定する第2の判定手段とを 備え、

前記制御手段は、前記第1の判定手段が書込または読出 のために入力される行アドレスと各前記センスアンプに 保持されているデータに対応する行アドレスとが異なる と判定したことに応じて、かつ前記第2の判定手段が各 前記センスアンプに保持されているデータと各前記メモ リセルに保持されているデータとが異なると判定したこ とに応じて、各前記センスアンプと各前記メモリセルと を接続し、各前記センスアンプに保持されたデータを各 前記メモリセルに書込む、請求項1または5記載の半導 体記憶装置。

【請求項9】 前記制御手段は、各前記センスアンプに 保持されたデータが各前記メモリセルに書込まれた後、 各前記センスアンプと前記書込または読出のために入力 される行アドレスに対応したメモリセルとを接続し、 前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項8記載の半導体記憶装置。

【請求項10】 前記センスアンプ部に対して隣接して 複数の前記メモリセルアレイが設けられる、請求項1か ら9いずれかに記載の半導体記憶装置。

【請求項11】 前記センスアンプ部は、隣接して設け

られた複数のメモリセルアレイのいずれかのデータを保 持する、請求項10記載の半導体記憶装置。

【請求項12】 複数の前記メモリセルアレイのそれぞ れの間に、共有される前記センスアンプ部が隣接して設 けられる、請求項1から9いずれかに記載の半導体記憶 装置。

【請求項13】 前記センスアンプ部は、共有されるメ モリセルアレイのいずれかのデータを保持できる、請求 項12記載の半導体記憶装置。

【請求項14】 さらに、各前記メモリセルアレイに近 10 接して、かつ共有される複数のセンスアンプ部のうち最 近アクセスされたセンスアンプ部を判定する第3の判定 手段とを備え、

前記第3の判定手段が最近アクセスされていないと判定 したセンスアンプ部に各前記メモリセルアレイのデータ が書込まれる、請求項13記載の半導体記憶装置。

【請求項15】 さらに、外部行アドレスが入力される 行アドレスバッファと、

入出力データが入出力される入出力バッファと、

前記行アドレスバッファに外部行アドレスを入力するた 20 めの入力端子と、

前記入出力バッファに入出力データを入出力するための 入出力端子とを備え、

前記入力端子と前記入出力端子は、同じである、請求項 1から14いずれかに記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置に関 し、特に、センスアンプをキャッシュメモリとして使用 することができるような半導体記憶装置に関する。

[0002]

【従来の技術】図22は、従来の4.5Mbitダイナ ミック (D) RAM半導体記憶装置の概略ブロック図で あって、IEICE TRANS. ELECTRO N, VOL E76 C, NO5 MAY 1993 PP. 830~837におけるFig. 4に対応した 図であり、図23は、図22の入出力端子DQi(i= 0, 1, …, 8) に対応して設けられる512kセルア レイを示した概略ブロック図である。

【0003】図22を参照して、この半導体記憶装置 は、入出力端子DQi (i=0, 1, …, 8) と、ロウ 系回路13と、コラム系回路15と、制御回路17と、 クロックおよび制御回路19と、入出力(I/O)回路 21とを含む。

【0004】入出力端子DQ0から入出力端子DQ8 は、番号の順に並んで設けられている。その並んだ入出 力端子の一端側にロウ系回路13は設けられている。そ の並んだ入出力端子の他端側にコラム系回路15は設け られている。ロウ系回路13、コラム系回路15および 入出力端子DQ0に近接してロウ系回路13等を制御す 50 を活性化して読出す場合に比べて早くデータが読出され

るための制御回路17が設けられている。ロウ系回路1 3、入出力端子DQi、コラム系回路15および制御回 路17は、DRAMコアを形成している。

【0005】クロックおよび制御回路19はコラム系回 路15の中心部に近接して設けられている。そのクロッ クおよび制御回路19の両側には、コラム系回路15に 沿ってI/O回路21が設けられている。クロックおよ び制御回路19およびI/O回路21は、インターフェ イスロジックを形成している。

【0006】入出力端子DQiに対応して設けられる5 12kセルアレイ3は、256kサブアレイ5aと、2 56kサブアレイ5bと、ロウデコーダ7a, 7bと、 センスアンプ9a,9bと、コラムデコーダ11とを含

【0007】256kサブアレイ5a, 5bは、それぞ れ256の行および1240の列に対応して設けられる メモリセルを有する。256kサブアレイ5a,5bに よって512kの記憶容量が形成され、図22に示すよ うな入出力端子が9本あるので語構成が9の全記憶容量 4.5Mbitの半導体記憶装置が形成されている。

【0008】256kサブアレイ5aの行方向の一端側 にはロウデコーダ7aが設けられ、256kサブアレイ 5 b の行方向の一端側にはロウデコーダ7 b が設けられ ている。256kサブアレイ5aの列方向の一端側には センスアンプ9aが設けられ、256kサブアレイ5b の列方向の一端側にはセンスアンプ9bが設けられてい る。センスアンプ9aとセンスアンプ9bとの間にはコ ラムデコーダ11が設けられている。センスアンプ9 a,9bは、256kサブアレイ5a,5bの列の数で 30 ある1024個のセンスアンプを有する。

【0009】図22に示す入出力端子DQiのそれぞれ に対して、読出時には、各512kセルアレイ3から1 つずつメモリセルが選択されてデータが読出される。し たがって、256kサブアレイ5aをバンクAとし、2 56kサブアレイ5bをバンクBとすると、2バンク構 成を形成したバンクA、Bは、異なるロウ系の制御信号 で制御される。そして、各バンクから独立にデータがア クセスされる。すなわち、たとえばバンクAが選択され ているときは、各512kセルアレイのバンクA側の2 40 56kサブアレイ5aからデータが1つずつ読出されて 入出力端子DQiに出力される。逆に、たとえばバンク Bが選択されたときは、バンクB側の256kサブアレ イ5 b からデータが読出される。

【0010】データは読出された後、たとえばそのデー タがセンスアンプ9 a に蓄えられたままで、次の読出時 も同じ行が選択されると、ワード線が活性化されて読出 されるのではなく、センスアンプ9aから直接読出され る。このように、センスアンプから直接読出されること をリードヒットと呼ぶ。リードヒットの場合、ワード線

5

る。

【0011】一方、前の読出時と異なる行が選択される リードミス時では、たとえばセンスアンプ9aに蓄えら れたデータをリセットする一連のプリチャージ動作が必 要となる。すなわち、前の読出時に選択されて活性化さ れたままになっているワード線は立下げられ、さらにビ ット線対はイコライズされ、センスアンプ9 a のデータ がリセットされる必要がある。そして、新しいアドレス に対する読出が行なわれる。

[0012]

【発明が解決しようとする課題】しかしながら、センス アンプのデータがリセットされるための一連のプリチャ ージ動作が必要とされるリードミス時では、通常必要と されるRASアクセス時間 t RACにプリチャージ時間 が加えられた時間が必要である。このtRACにプリチ ャージ時間を加えた時間は、RASのサイクルタイムに 等しい。たとえば t R A C = 50 n s の場合には、サイ クルタイム=90nsとなっており、結果的にプリチャ ージ時間=40ns遅くなる。このことは、リードミス 時の読出時間が遅くなることを意味する。

【0013】ゆえに、本発明は、センスアンプをキャッ シュとして用い、かつリードミス時においても通常のR ASアクセス時間 t RACに限りなく近い時間で高速に データを読出すことができるような半導体記憶装置を提 供することである。

【0014】次に、他の問題点を説明する。センスアン プ9a, 9bは、各バンク毎に配置されているので、た とえばバンクA側が動作しているときバンクA側に配置 されたセンスアンプ9aのみがキャッシュとしての機能 を果たす。逆にバンクB側が動作するとき、バンクB側 のセンスアンプ9 b がキャッシュとしての機能を果た す。したがって、センスアンプは、2ラインX1kby t e キャッシュとしての機能を果たしている。

【0015】しかし、キャッシュの容量に対して、ブロ ックサイズには最適値がある。たとえば、ブロックサイ ズが大きいと(一度にデータが置換される単位が大きい と)、ライン数が少ない場合にキャッシュとしてのヒッ ト率が低くなることが知られている。

【0016】ゆえに、この発明の他の目的は、キャッシ ュとしての機能を果たすセンスアンプのライン数を多く して、ヒット率を向上することができるような半導体記 憶装置を提供することである。

[0017]

【課題を解決するための手段】請求項1の発明に係る半 導体記憶装置は、複数のメモリセルが行および列方向に 配設されたメモリセルアレイと、各メモリセルの列方向 に対応して設けられた複数のビット線対と、各メモリセ ルの行方向に対応して設けられた複数のワード線と、各 ビット線対に接続され、かつ所定の行方向に配設された メモリセルに対応するデータを保持する複数のセンスア 50 れているデータと各メモリセルに保持されているデータ

ンプを有するセンスアンプ部と、各センスアンプが保持 しているデータに対応する行アドレスと入力される行ア ドレスとが同じであるか否かを判定する第1の判定手段 と、各センスアンプに接続される入出力線対と、入力さ れる列アドレスに応じて、各センスアンプを入出力線対 に接続するコラムデコーダと、入力される行アドレスに 応じて、行方向に配設されたメモリセルを指定するため にワード線を活性化するロウデコーダと、列アドレスお よび行アドレスが入力される前において、各センスアン 10 プと各メモリセルとを分離するとともに、ビット線対を イコライズ状態にし、さらに、第1の判定手段の出力に 応じて、各センスアンプと各メモリセルとを接続するか 否かを制御し、ビット線対をイコライズ状態にするか否 かを制御する制御手段とを備えている。

【0018】請求項2では、請求項1の制御手段は、第 1の判定手段が読出のために入力される行アドレスと各 センスアンプに保持されているデータに対応する行アド レスとが同じであると判定したことに応じて、各センス アンプと各メモリセルとを分離するとともに、ビット線 20 対をイコライズ状態にし、コラムデコーダは、各センス アンプと入出力線対とを接続する。

【0019】請求項3では、請求項1の制御手段は、第 1の判定手段が読出のために入力される行アドレスと各 センスアンプに保持されているデータに対応する行アド レスとが異なると判定したことに応じて、各センスアン プと各メモリセルとを接続し、コラムデコーダは、各セ ンスアンプと入出力線対とを接続する。

【0020】請求項4では、請求項1の制御手段は、第 1の判定手段が書込のために入力される行アドレスと各 センスアンプに保持されているデータに対応する行アド レスとが同じであるまたは異なると判定したことに応じ て、各センスアンプと各メモリセルとを接続し、コラム デコーダは、各センスアンプと入出力線対とを接続す

【0021】請求項5では、請求項1の制御手段は、第 1の判定手段が書込のために入力される行アドレスと各 センスアンプに保持されているデータに対応する行アド レスとが同じであると判定したことに応じて、各センス アンプと各メモリセルとを分離するとともに、ビット線 対をイコライズ状態にし、コラムデコーダは、各センス アンプと入出力線対とを接続する。

【0022】請求項6では、請求項1または5の半導体 記憶装置は、さらに、各センスアンプに保持されている データと各メモリセルに保持されているデータとが同じ であるか否かを判定する第2の判定手段とを備え、制御 手段は、第1の判定手段が書込または読出のために入力 される行アドレスと各センスアンプに保持されているデ ータに対応する行アドレスとが異なると判定したことに 応じて、かつ第2の判定手段が各センスアンプに保持さ

ドレスを入力するための入力端子と、入出力バッファに 入出力データを入出力するための入出力端子とを備え、 入力端子と入出力端子は、同じである。

とが同じであると判定したことに応じて、各センスアンプと各メモリセルとを接続し、コラムデコーダは、各センスアンプと入出力線対とを接続する。

【0023】請求項7では、請求項6の制御手段は、各メモリセルおよび各センスアンプに対してデータの書込または読出が行なわれた後、各センスアンプと各メモリセルとを分離するとともに、ビット線対をイコライズ状態にする。

【0024】請求項8では、請求項1または5の半導体記憶装置は、さらに、各センスアンプに保持されているデータと各メモリセルに保持されているデータとが同じであるか否かを判定する第2の判定手段とを備え、制御手段は、第1の判定手段が書込または読出のために入力される行アドレスと各センスアンプに保持されているデータに対応する行アドレスとが異なると判定したことに応じて、かつ第2の判定手段が各センスアンプに保持されているデータと各メモリセルに保持されているデータと各メモリセルに保持された、各センスアンプと各メモリセルとを接続し、各センスアンプに保持されたデータを各メモリセルに書込む。

【0025】請求項9では、請求項8の制御手段は、各センスアンプに保持されたデータが各メモリセルに書込まれた後、各センスアンプと書込または読出のために入力される行アドレスに対応したメモリセルとを接続し、コラムデコーダは、各センスアンプと入出力線対とを接続する。

【0026】請求項10では、請求項1から9いずれかのセンスアンプ部に対して隣接して複数のメモリセルアレイが設けられる。

【0027】請求項11では、請求項10のセンスアン 30 プ部は、隣接して設けられた複数のメモリセルアレイの いずれかのデータを保持する。

【0028】請求項12では、請求項1から9いずれかの半導体記憶装置において、複数のメモリセルアレイのそれぞれの間に、隣接して共有されるセンスアンプ部が設けられる。

【0029】請求項13では、請求項12のセンスアンプ部は、共有されるメモリセルアレイのいずれかのデータを保持できる。

【0030】請求項14では、請求項13の半導体記憶 40 装置は、さらに、各メモリセルアレイに隣接して、かつ 共有される複数のセンスアンプ部のうち最近アクセスされたセンスアンプ部を判定する第3の判定手段とを備え、第3の判定手段が最近アクセスされていないと判定したセンスアンプ部に各メモリセルアレイのデータが書込まれる。

【0031】請求項15では、請求項1から14いずれ かの半導体記憶装置は、さらに、外部行アドレスが入力 される行アドレスバッファと、入出力データが入出力さ れる入出力バッファと、行アドレスバッファに外部行ア 50

[0032]

【作用】この発明に係る半導体記憶装置は、列アドレスおよび行アドレスが入力される前において、データを保持しているセンスアンプとメモリセルとを分離するとともに、メモリセルに接続されるビット線対をイコライズ状態にしており、たとえば、センスアンプに保持されているデータに対応する行アドレスと読出のために入力される行アドレスとが同じである場合には、メモリセルと分離されたセンスアンプから直接データを入出力線対に読出すことができる。さらに、たとえば、センスアンプに保持されているデータに対応する行アドレスと読出のための入力される行アドレスとが異なる場合には、メモリセルとセンスアンプが接続され、メモリセルのデータが入出力線対に読出される。

[0033]

【実施例】図1は、この発明の第1の実施例による半導 20 体記憶装置の全体を示す概略ブロック図である。

【0034】図1を参照して、この半導体記憶装置は、センスアンプ部Ai(i=0, 1, …, 7)と、メモリセルアレイMCi(i=0, 1, …, 7)と、コラムデコーダ25と、ロウ系アレイ制御回路およびロウデコーダ27と、クロック発生回路35と、タグメモリ部(図面ではTAG)29と、列アドレスバッファ33と、行アドレスバッファ31とを含む。

【0035】センスアンプ部Aiは、センスアンプが行方向に並んだセンスアンプ列および入出力線対とビット線対とを接続する制御回路を含んでいる。メモリセルアレイMCiは、行方向および列方向に配線されたワード線およびビット線に対応して配設される複数のメモリセルを有している。このセンスアンプ部AiとメモリセルアレイMCiは、それぞれiに対応してブロック#iを形成し、本実施例の場合には、#0~#7の8つのブロックに分割されている。

【0036】列アドレスバッファ33には、外部列アドレスY0~Y(i-1)信号が入力され、行アドレスバッファ31には、外部行アドレスX0~X(i-1)信号が入力されている。行アドレスバッファ31は、内部行アドレスAX0~AX(i-1)信号をロウ系アレイ制御回路およびロウデコーダ27に出力し、下位3ビットを除いた内部行アドレスAX3~AX(i-1)をタグメモリ部29に出力している。列アドレスバッファ33は、内部列アドレスAY0~AY(i-1)をコラムデコーダ25に出力している。

9 指示する信号を出力している。さらにクロック発生回路

【0039】ロウ系アレイ制御回路およびロウデコーダ27は、ロウ系アレイ制御回路とロウデコーダとに後で説明するように分割されており、ロウ系アレイ制御回路から制御信号S1、BLEQ、S2N、S2Pがセンスアンプ部Aiに入力されている。ロウ系アレイ制御回路20からロウデコーダには、図示していないが信号RDEも入力されている。ロウデコーダは、メモリセルアレイMCiに対してワード線を活性化するための信号WLを出力している。

信号である。

【0040】以下、この発明の動作を図1を用いて簡単に説明する。この装置が動作する前の待機時においては、井0~井7のそれぞれのブロックにおけるセンスアンプ部AiとメモリセルアレイMCiとは分離されている。この分離されているか否かは、ロウ系制御回路から出力される制御信号S1によって制御されている。そし 30て、それぞれのセンスアンプ部Aiのセンスアンプは、所定の行方向のメモリセルに対応したデータを保持している。そのため、タグメモリ部29は、それぞれのセンスアンプに蓄えられているデータに対応する行アドレスを記憶している。

【0041】各センスアンプ部Aiに保持されたデータが読出されるために、まず、外部行アドレス $X0\sim X$ (i-1)が行アドレスバッファ31に入力され、外部列アドレス $Y0\sim Y$ (i-1)が列アドレスバッファ33に入力される。行アドレスバッファ31から下位3ビ 40ットを除いた内部行アドレス $X3\sim AX$ (i-1)が8ラインのタグメモリ部29に入力される。タグメモリ部29に潜えられたアドレスと、入力された行アドレスとが一致すると、メモリセルアレイMCiとセンスアンプ部Aiとは分離されたまま、コラムデコーダ25が動作する。そのため、行アドレスで選択されたセンスアンプ列にあるデータが直接コラム選択線で選択されて入出力線対に読出される。この場合は、リードヒットと呼ばれ、ワード線を活性化してからメモリセルのデータを読出すわけではないので、読出時間が短くなっている。50

10

【0042】一方、タグメモリ部29に記憶している行 アドレスと入力された行アドレスとが不一致の場合に は、行アドレスに対応するブロック‡iの信号MISS <i>はHレベルになる。このHレベルの信号MISS <i>が入力されるロウ系アレイ制御回路およびロウデ コーダ27は、センスアンプ部Aiに対してセンスアン プ部のデータをリセットするための信号S2N、S2P を出力する。さらに、ロウ系アレイ制御回路およびロウ デコーダ27からメモリセルアレイMCiとセンスアン プ部Aiとを接続するための信号S1を出力する。これ によって、センスアンプ部Aiのデータはリセットさ れ、メモリセルアレイMCiのメモリセルからデータが 読出され、センスアンプで増幅およびストアされる。こ こで、メモリセルアレイMCiのすべてのビット線対 は、待機時において信号BLEQによってイコライズ状 態であったので、リードミスにおける読出時間のロスは 殆どなくなっている。

【0043】このことについて説明すると、ビット線は、通常抵抗が大きく、寄生容量も大きいものが使用されている。そのため、従来例のようにビット線がイコライズされていない場合には、約10~20ns程度の時間がかかっていた。これに対し、本発明では、ビット線がイコライズ状態であったので、約10~20ns程度の時間が短縮されている。一方、センスアンプは、寄生容量もビット線と比べると数分の1(1/3~1/5)であり、抵抗も小さい。したがって、センスアンプ部のイコライズ時間としては、1ns程度で十分であり、センスアンプ部におけるリードミス時の読出時間のロスは発時にビット線がイコライズされたことにより、リードミス時とリードヒット時の読出時間の差を極力抑えることができる。

【0044】なお、読出時において、8つに分割されたブロックiのうち1つのブロックのみが動作するが、その他の7つの待機状態にあるセンスアンプ列にはデータが保持されているので、図1に示すような構成のセンスアンプは、8ラインのキャッシュとしての機能を果たしている。

【0045】図2は、図1のセンスアンプ部A i ($i=0,1,\cdots,7$) およびメモリセルアレイMC i ($i=0,1,\cdots,7$) の一例としてのセンスアンプ部A 0 およびメモリセルアレイMC 0 の回路図、ならびにコラムデコーダ、ロウ系アレイ制御回路およびロウデコーダのブロック図である。

【0046】図2を参照して、メモリセルアレイMC0は、行方向に配線されたワード線と列方向に配線されたビット線対に対応して配設されるメモリセルを有している。たとえばワード線WL0とビット線対BL1, ZBL1に対応するメモリセルは、メモリセルキャパシタ69とメモリセルトランジスタ71とを含む。メモリセル

キャパシタ69の一方の電極は接地電位に接続され、他 方の電極はメモリセルトランジスタ71のソース/ドレ インの一方の電極に接続されている。メモリセルトラン ジスタの他方のソース/ドレインは、ビット線BL1に 接続され、ゲート電極はワード線WLOに接続されてい る。

【0047】センスアンプ部A0は、ビット線対をイコ ライズ状態にできるNチャネルMOSトランジスタと、 センスアンプと、センスアンプとビット線対とを分離で きるNチャネルMOSトランジスタと、センスアンプと 10 入出力線(IO、ZIO)とを接続できるNチャネルM OSトランジスタとを含んでいる。

【0048】たとえばビット線対BL1, ZBL1をイ コライズ状態にできるNチャネルMOSトランジスタ5 7は、ゲート電極にロウ系アレイ制御回路27aの出力 である制御信号BLEQを受け、ソースおよびドレイン がそれぞれビット線対BL1, ZBL1に接続されてい る。同様に、NチャネルMOSトランジスタ59のゲー ト電極には制御信号BLEQが入力され、ソースおよび ドレインのそれぞれがビット線対BL2, 乙BL2に接 20 続されている。

【0049】ビット線対BL1, ZBL1とセンスアン プ45を接続または分離するためのNチャネルMOSト ランジスタ49、51のゲート電極にはロウ系アレイ制 御回路27aからの出力である制御信号S1<0>が入 力されている。NチャネルMOSトランジスタ4.9のソ ース/ドレインの一方はビット線BL1に接続され、N チャネルMOSトランジスタ51のソース/ドレインの 一方はビット線ZBL1に接続されている。MOSトラ ンジスタ49,51の他方のソース/ドレインはセンス アンプ45に接続されている。同様に、NチャネルMO Sトランジスタ53,55のゲート電極には制御信号S 1<0>が入力され、ソース/ドレインの一方はそれぞ れビット線対BL2, ZBL2に接続され, 他方のソー ス/ドレインはセンスアンプ47に接続されている。

【0050】センスアンプ45、47のうち、センスア ンプ45を用いて内部構成を説明する。センスアンプ4 5は、NチャネルMOSトランジスタ49の他方のソー ス/ドレイン側のノードB1にゲート電極が接続される PチャネルMOSトランジスタ67,NチャネルMOS トランジスタ63と、NチャネルMOSトランジスタ5 1の他方のソース/ドレイン側のノード2B1にゲート 電極が接続されるPチャネルMOSトランジスタ65, NチャネルMOSトランジスタ61とを含む。

【0051】PチャネルMOSトランジスタ65, Nチ ャネルMOSトランジスタ61のソース/ドレインの一 方はノードB1に接続され、PチャネルMOSトランジ スタ67、NチャネルMOSトランジスタ63の一方の ソース/ドレインはノードZB1に接続されている。N チャネルMOSトランジスタ61とNチャネルMOSト 50 NANDゲート75の出力がインバータ77で反転され

ランジスタ63の他方のソース/ドレインはともに接続 され、ロウ系アレイ制御回路27aの出力である制御信 号S2N<0>が入力されている。PチャネルMOSト ランジスタ65とPチャネルMOSトランジスタ67の 他方のソース/ドレインはともに接続され、ロウ系アレ イ制御回路27aの出力である制御信号S2P<0>が 入力されている。

【0052】入出力線対IO、ZIOとセンスアンプと を接続するためのNチャネルMOSトランジスタのゲー ト電極は、コラムデコーダ25とコラム選択線で接続さ れている。たとえば、センスアンプ45と入出力線 I O、ZIOとを接続するNチャネルMOSトランジスタ 37, 39のゲート電極はコラム選択線CSLOに接続 されている。NチャネルMOSトランジスタ37のソー スノドレインの一方は、センスアンプ45のノードB1 に接続され、他方のソース/ドレインは入出力線IOに 接続されている。NチャネルMOSトランジスタ39の ソース/ドレインの一方はセンスアンプ45のノードス B1に接続され、他方のソース/ドレインは入出力線2 IOに接続されている。同様に、NチャネルMOSトラ ンジスタ41, 43のゲート電極はコラム選択線CSL 1に接続され、ソース/ドレインの一方はセンスアンプ 47に接続され、他方のソース/ドレインは入出力線対 IO、ZIOに接続されている。

【0053】なお、ロウデコーダ27bは、内部行アド レスAX0~AX(i-1)に応じてワード線を活性化 するか否かを決定するだけでなく、ロウ系アレイ制御回 路27aからの信号RDEによっても決定している。

【0054】図3は、図1のタグメモリ部の回路図であ る。図3を参照して、タグメモリ部29は、入力される 内部行アドレスAX3 \sim AX(i-1)に対応して設け られる8ラインのタグメモリセルを有する。各ラインの タグメモリセル列をTAG<i>(i=0,1,…, 7) で表わすと、各タグメモリセル列TAG< i >の保 持している行アドレスと内部行アドレスAX3~AX (i-1) とが一致した場合には、信号MISS < i >はLレベルであり、不一致の場合は信号MISS<I> はHレベルである。

【0055】この信号MISS<i>の中で信号MIS S<0>に着目する。そして、この信号MISS<0> が発生するためのタグメモリセル列TAG<0>におけ るタグメモリセルとして内部行アドレスAX3が入力さ れるタグメモリセル73について説明する。タグメモリ セル73は、NチャネルMOSトランジスタ85,8 7,89,91,93,95と、インバータ97,99 とを含む。

【0056】NチャネルMOSトランジスタ85,87 のゲート電極には、クロック発生回路からのクロック信 号φ₂と後で説明する信号MISS<0>が入力される て入力されている。NチャネルMOSトランジスタ85のソース/ドレインの一方は内部行アドレス信号AX3が入力され、NチャネルMOSトランジスタ87のソース/ドレインの一方は内部行アドレスAX3がインバータ101で反転されて入力されている。MOSトランジスタ85,87の他方のソース/ドレインはインバータ97,99で構成されるラッチ回路に接続されている。すなわち、NチャネルMOSトランジスタ85の他方のソース/ドレインは、インバータ97の出力側およびインバータ99の入力側に接続され、NチャネルMOSトランジスタ87の他方のソース/ドレインはインバータ97の入力側およびインバータ99の入力側およびインバータ99の出力側に接続されている。

【0057】NチャネルMOSトランジスタ85の他方のソース/ドレインはNチャネルMOSトランジスタ93のゲート電極に接続され、NチャネルMOSトランジスタ87の他方のソース/ドレインはNチャネルMOSトランジスタ91のゲート電極に接続されている。NチャネルMOSトランジスタ91,95のソース/ドレインの一方は接地されている。NチャネルMOSトランジスタ89のゲート電極には内部行アドレス信号AX3が入力され、NチャネルMOSトランジスタ95のゲート電極には内部行アドレス信号AX3がインバータで反転されて入力されている。NチャネルMOSトランジスタ89,93の一方のソース/ドレインは信号MISS<0>を発生するための回路部分に接続されている。

【0058】この信号MISS<0>を発生する回路部分は、PチャネルMOSトランジスタ79,81と、インバータ83とを含む。PチャネルMOSトランジスタ79のゲート電極にはクロック発生回路の出力であるクロック信号φ1が入力され、ソース/ドレインの一方は電源に接続されている。PチャネルMOSトランジスタ79の他方のソース/ドレインは、PチャネルMOSトランジスタ81の一方のソース/ドレイン、インバータ83の入力側、およびNチャネルMOSトランジスタ89,93の一方のソース/ドレインに接続されている。【0059】インバータ83の出力側はPチャネルMO

【0059】インパータ83の出力側はPチャネルMOSトランジスタ81のゲート電極に接続され、このインバータ83から信号MISS<0>が出力される。PチャネルMOSトランジスタ81の他方のソース/ドレイ40ンは電源に接続されている。同様に、内部行アドレス信号AX4、インバータ105で反転された内部行アドレス信号AX4、インバータ77の出力およびPチャネルMOSトランジスタ79、81によって供給される出力はタグメモリセル103に入力されており、このようなタグメモリセルによってタグメモリセル列TAG<0>が形成されている。

【0060】動作について簡単に説明する。信号 ø i が Lレベルのとき、ノードN1はHレベルにプリチャージ される。インバータ97,99で構成されるラッチのデ 50 ータと、入力された内部行アドレスAX3~AX(i-1)とが1ビットでも一致しないと、NチャネルMOSトランジスタ89,91またはNチャネルMOSトランジスタ93,95の一方が直列に導通する。これによって、ノードN1はLレベルに引かれるので、インバータ93の出力であるMISS<0>はHレベルになりリードミスのフラッグが立つ。NチャネルMOSトランジスタ85,87によって新たなアドレスがラッチ回路に書込まれる。そのため、NチャネルMOSトランジスタ85,87は書込トランジスタとなる。

【0061】図4は、図1のロウ系アレイ制御回路およびロウデコーダの回路図であり、特に、図4(a)は、ロウ系アレイ制御回路の回路図であり、図4(b)は、ロウデコーダの回路図である。

【0062】図4を参照して、図示するロウデコーダおよびロウ系アレイ制御回路は、図1に示すブロック#0に対応するものである。ロウ系アレイ制御回路において、5NANDゲート107には、信号M1SS<0>と、クロック信号 $_{01}$ と、内部行アドレス信号/A1X。,/1AX。が入力されている。NANDゲート107の出力はインバー109に入力され、インバー1090出力は信号S1<1090として出力されるとともに、遅延回路1111に入力される。

【0063】遅延回路111は、インバータ113,119と、MOSキャパシタ115,117とを含む。インバータ109の出力はインバータ113に入力され、インバータ113の出力側はインバータ119の入力側、MOSキャパシタ115,117の一方の電極に接続されている。MOSキャパシタ115の他方の電極は電源に接続され、MOSキャパシタ117の他方の電極は接地電位に接続されている。インバータ119の出力はインバータ121およびNANDゲート123に入力される。

【0064】インバータ121の出力は信号BLEQ<0>である。インバータ109の出力は、NANDゲート123, 127にも入力されている。NANDゲート123の出力は、NANDゲート127に入力されるとともに、インバータ125にも入力されている。インバータ125の出力は信号RDE<0>である。

【0065】NANDゲート127の出力は、信号SON<0>であり、インバータ129に入力されるとともに、NチャネルMOSトランジスタ131のゲート電極に入力されている。インバータ129の出力は、PチャネルMOSトランジスタ135およびNチャネルMOSトランジスタ133のゲート電極にそれぞれ入力されている。NチャネルMOSトランジスタ131のソース/ドレインの一方は接地電位に接続され、PチャネルMOSトランジスタ135の他131およびPチャネルMOSトランジスタ135の他

方のソース/ドレインは、それぞれNチャネルMOSト ランジスタ133のソースまたはドレインのそれぞれに 接続されている。そして、NチャネルMOSトランジス タ131とNチャネルMOSトランジスタ133の接続 部から信号S2N<0>が出力され、NチャネルMOS トランジスタ133とPチャネルMOSトランジスタ1 35の接続部から信号S2P<0>が出力される。ロウ 系アレイ制御回路で発生した信号RDE<0>は、ロウ デコーダに入力されている。たとえば、内部行アドレス 信号 $/AX3\sim/AX(i-1)$ が入力されるNAND 10 ゲート137には、信号RDE<0>も入力され、その 出力はインバータ139に入力されている。インバータ 139の出力はワード線WLOを活性化するかまたはし ないかを表わす信号となる。同様に、ワード線WL1に 対して内部行アドレス信号AX3, /AX4~/AX (i-1) および信号RDE < 0 > がNANDゲート1 41に入力され、その出力がインバータ143で反転さ れてワード線WL1を活性するか否かの信号WL1とし て出力される。同様に、このような内部行アドレスと信 号RDE<0>がNANDゲートに入力されて、その出 20 力がインバータで反転されてワード線を活性するか否か の信号が出力されている。

【0066】図5は、図1のクロック発生回路の回路図 である。図5を参照して、外部制御信号Ext. ZRA Sがインバータ145に入力され、その出力はディレイ (図面ではdelayで表わす) 回路147とNAND ゲート149に入力されている。このインバータ145 の出力はクロック信号φ」として出力されている。ディ レイ回路147の出力はNANDゲート155に入力さ れている。また、信号MISS<0>~MISS<7> はNANDゲート151に入力され、その出力はインバ ータ153に入力されて反転され、NANDゲート15 5に入力されている。NANDゲート151の出力はN ANDゲート149にも入力されている。NANDゲー ト155, 149の出力はNANDゲート157に入力 され、その出力はNANDゲート159に入力されてい る。NANDゲート159の他の入力は、外部制御信号 Ext、ZCASがインバータ161で反転されて入力 されている。NANDゲート159の出力はインバータ 163で反転されてクロック信号 φ2 として出力され る。

ロック信号 ϕ_2 と内部列アドレスAY 0, /AY $1\sim/$ AY (i-1) が入力され、その出力はインバータ171で反転されている。最後のコラム選択線CSL (2^i-1) に対しては、NANDゲート173にクロック信号 ϕ_2 と内部列アドレスAY $0\sim$ AY (i-1) が入力されて、その出力がインバータ175で反転されている。

【0068】図7および図8は、図1から図6に示した回路の動作を説明するためのタイムチャートである。

【0069】図7および図8を参照して、以下、図1か ら図6に示した回路の動作を詳細に説明する。まず、リ ードヒットについて説明する。時刻 to に外部入力であ る外部制御信号Ext. ZRAS, Ext. ZCASが HレベルからLレベルに変化する。そして、このとき外 部ロウアドレスX、外部コラムアドレスYが選択され る。そして、図5に示すクロック発生回路のクロック信 号φιがHレベルになる。リードヒット時において、タ グメモリ部29の出力である信号MISS<0:7>の 4 ビットすべてが L レベルのため、図 5 に示すクロック 信号 ϕ_2 はHレベルになる。信号MISS<0:7>の 4 ビットがLレベルであるため、図4 (a) に示すロウ 系アレイ制御回路の出力である制御信号S1<0>はL レベル、制御信号BLEQはHレベル、制御信号RDE はLレベル、制御信号SON<0>はHレベル、制御信 号S2PはHレベル、制御信号S2NはLレベルに保た

【0070】メモリセルアレイMC0とセンスアンプ45とイコライズするためのNチャネルMOSトランジスタ57、入出力線対IO,ZIOとセンスアンプ45等を接続するNチャネルMOSトランジスタ37、38、ビット線対BL1、ZBL1とセンスアンプ45とを接続するNチャネルMOSトランジスタ49、51とからなるセンスアンプ部A0について着目する。

【0071】待機時、センスアンプ部A0には、タグメモリ部に保存された行アドレスに対するデータが保存されている。図2に示す制御信号S1<0>がLレベルのため、NチャネルMOSトランジスタ49,51とがオフ状態となっている。したがって、メモリセルアレイMC0とセンスアンプ部A0とが分離されている。また、制御信号BLEQ<0>がHレベルのため、NチャネルMOSトランジスタ57等がオン状態となっている。したがって、ビット線対BL1,2BL1等は同電位にイコライズされた状態になっている。また、メモリセルアレイMC0中のワード線はすべてLレベルになって、プリチャージ状態となっている。

【0072】リードヒット時は、待機時にセンスアンプにあるデータが読出データとなるので、図4(a)に示されるようなロウ系アレイ制御回路は動作していない。クロック信号 φ2 が Hレベルになったのを受けて、外部コラムアドレス Y に対応するコラム選択線 CSL Oが H

レベルとなり、NチャネルMOSトランジスタ37,3 9がオンする。したがって、センスアンプ45のデータ は入出力線対IO、OIOに伝わり、データが読出され る。

【0073】次に、リードミス時およびライト時を説明 する。図6に示す動作では、ライト時においては、外部 ロウアドレスがタグメモリ部に保存されたロウアドレス と一致するか否かにかかわらず、センスアンプおよびメ モリセルアレイにデータが書込まれる。このような場合 をライトスルー方式と呼ぶ。このため、ライトスルー方 10 式では、センスアンプに保持されるデータとメモリセル のデータとの一致性、すなわちキャッシュコヒーレンシ ーが容易に保たれている。

【0074】時刻 t 2に外部制御信号E x t. ZRA S, Ext. ZCASがLレベルとなると、外部ロウア ドレスX,外部コラムアドレスYが取込まれる。入力さ れたロウアドレスXがメモリセルアレイMC。に対応し ていない場合を示す。クロック信号の1がLレベルの間 に、タグメモリ部29のノードN1はプリチャージされ ている。そして、時刻 t 3 にクロック信号 φ 1 が H レベ 20 ルとなって、プリチャージは終了する。タグメモリ部2 9は、ロウアドレスAXが入力されることにより、ヒッ トまたはミスの判定が行なわれる。すなわち、ロウアド レスAXがタグメモリ部29に保存されたロウアドレス と一致しないようなリードミス時においては、信号MI SS<0>はHレベルになる。

【0075】この信号MISS<0>がHレベルになっ たことにより、時刻t4に信号S1<0>はHレベルに なる。したがって、メモリセルアレイMCOとセンスア ンプ部A0はNチャネルMOSトランジスタ49, 51 30 等がオンすることにより接続される。また、センスアン プを駆動するための信号SONはLレベルのため、セン スアンプ45等のノードS2P, S2Nは同電位にイコ ライズされている。そして、信号BLEQ<0>は遅延 回路111によって生じる時刻 t5までHレベルなの で、NチャネルMOSトランジスタ57等を通じてセン スアンプ部AOに保存されていたデータがリセットされ る。

【0076】時刻 t 5に信号BLEQ<0>がLレベル になると、信号RDEはHレベルになる。そこで、選択 40 されたワード線WL<0>がHレベルとなる。選択され たメモリセルからビット線対BL1, ZBL1にデータ が読出されると、センスアンプを駆動するための信号S ONは再びHレベルとなる。したがって、センスアンプ のノードS2PはHレベル、S2NはLレベルとなるの で、ビット線対の読出データが増幅される。

【0077】メモリセルから読出されたデータがセンス アンプで増幅されたと思われる時刻 t 6 にクロック信号 φ₂はHレベルになる。選択されたコラム選択線CSL

IOに伝わる。

【0078】外部制御信号Ext. ZRASがHレベル になった時刻である t 7において、信号S1<0>がL レベルとなって、センスアンプ部AOとメモリセルアレ イMCOとが分離される。この後、選択されたワード線 がLレベルとなり、時刻 t 8に信号BLEQ<0>がH レベルとなって、ビット線対は同電位にイコライズされ る。このとき、センスアンプ部AOとメモリセルアレイ MCOとは分離されているので、読出されたデータはセ ンスアンプ部A0に保存されたままとなっている。これ に対応するように、タグメモリ部29には、センスアン プ部AOに保存されたデータに対応するロウアドレスが 新たに保持されることになる。

【0079】ライト時においては、入出力線対 IO, Z IOに書込データがドライブされている。たとえば選択 されるコラム選択線CSLOがHレベルになると、セン スアンプ45およびビット線対BL1, ZBL1に書込 データが伝わって、メモリセルにデータは書込まれる。 ロウ系アレイ制御回路から出力される制御信号は、リー ドミス時の場合と同様な動作を行なう。

【0080】このようにリードヒット時はデータがセン スアンプから直接読出されるので、データのアクセス時 間は速くなっている。また、センスアンプにあるデータ とメモリセルのデータとの一致性が保たれるために、ラ イトスルー方式が用いられている。ライト動作において は、タグメモリ部のアドレスと入力されるアドレスとが 一致するか否かにかかわらず、メモリセルまで必ず直接 書込まれている。

【0081】ところで、第1の実施例においては、ライ トヒット時においてメモリセルにまで書込むため、その 分アクセスの時間が遅くなっている。従来例で示した半 導体記憶装置においては、スタンバイ時においてメモリ セルアレイとセンスアンプはつながっており、ワード線 も活性化されていたので、ライトスルー方式においてヒ ットした場合は、図1から図6に示す実施例の場合より も従来例の方が速い。そこで、以下、ライト時におい て、タグメモリ部に保持されたアドレスと入力されるア ドレスが一致するヒット時では、センスアンプ部のデー タのみを書換える実施例を説明する。

【0082】図9は、この発明の第2の実施例による半 導体記憶装置の第1の実施例と異なる部分の回路図であ

【0083】まず、概念的な説明をする。ライト時にタ グ回路のアドレスと一致するようなヒット時では、セン スアンプのデータだけが書換えられる。そして、リード ミスまたはライトミスのようにセンスアンプにあるデー タをメモリセルから読出したデータに置換える動作時に おいて、センスアンプのデータが以前のライトヒットの 際に書換えられていたら、最初にセンスアンプのデータ 0はHレベルになり、読出データが入出力線対 IO, Z 50 が対応するメモリセルに書込まれる。そして、次にロウ

アドレスに対応するメモリセルからデータがリードまた はロウアドレスに対応するメモリセルにデータがライト される。

【0084】このような方式では、リードヒット時においてはもちろんのこと、ライトヒット時においてもセンスアンプのみにデータが書込まれるので、ヒット時の書込所要時間が短くなる。また、リードミスまたはライトミスにおいて、センスアンプのデータはメモリセルにまで書直されているので、センスアンプにあるデータとメモリセルのデータの一致性は保たれている。このような 10 方式をライトコピーバックと呼ぶ。

【0085】図9を参照して、ライト変更ビット発生回路174において、外部ライト制御信号Ext. ZWEがインバータ176に入力される。インバータ176の出力は3NORゲート180に入力される。3NORゲート180の他の入力には、内部行アドレス信号/AX0,/AX1,/AX2が入力される3NANDゲート178の出力と信号MISS<0>とが入力されている。信号MISS<0>はS-Rフリップフロップ182のリセット端子Rに入力されている。3NORゲート20180の出力はS-Rフリップフロップ182のセット端子S2に入力されている。S-Rフリップフロップ182の出力はS-Rフリップフロップ182の出力はS-Rフリップフロップ182の出力はS-Rフリップフロップ182の出力はアレイのデータとが一致するか否かを表わす信号W0-Bitが出力される。

【0086】同様に、外部ライト制御信号Ext.ZWEがインバータ176で反転されて3NORゲート186に入力されている。3NORゲート186には、行アドレス信号AX0,/AX1,/AX2が入力される3NANDゲート184の出力と信号MISS<1>が入力される3NANDゲート184の出力と信号MISS<1>が入力されている。信号MISS<1>は、S-Rフリップフロップ188のリセット端子Rに入力されている。3NORゲート186の出力はS-Rフリップフロップ188の出力はS-Rフリップフロップ188のセット端子Sに入力されている。S-Rフリップフロップ188の出力端子Qから信号W1-Bitが出力されている。

【0087】最終的なS-Rフリップフロップ194に対しては、セット端子Sに3NORゲート192の出力が入力され、リセット端子Rに信号MISS<7>が入力されて、出力端子Qから信号W3-Bitが出力され40でいる。3NORゲート192の入力は、外部ライト制御信号Ext.ZWEがインバータ176で反転された信号と、行アドレスAX0,AX1,AX2が入力される3NANDゲート190の出力と、信号MISS<7>とである。

【0088】このようなライト変更ビット発生回路174の出力であるライト変更ビットWi-Bit(i=0,1,…,7)は、図1に示すセンスアンプ部Aiに対応している。ここで、ライト変更ビットがHレベルのときは、センスアンプのデータが審換えられたことを示50

す。図1に示すブロック#0に対応するロウアドレス (AX0, AX1, AX2) = (0, 0, 0)、ブロック#1に対応するロウアドレス (1, 0, 0)に示されるように、ロウアドレスの下位の3ビットが対応づけられている。外部ライト動作制御信号Ext. ZWEがLレベルとなって、ライト動作が始まる。図1のブロック#0に対応するロウアドレス (0, 0, 0) が入力され、タグメモリ部からの出力である信号M1SS<0>がHレベルで、タグメモリ部にあるアドレスの内部アドレスとが一致した場合には、S-Rフリップフロップ182はセットされて、出力信号W0-BitはHVベルになる。

【0089】このように、ライトヒット動作によって、センスアンプのデータのみが書換えられ、メモリセルアレイのデータとの一致性がないことは、W0-BitがHレベルとなることにより表わされている。そのため、図9に示すようなライト変更ビット発生回路174を図1に示す半導体記憶装置に付加することで、ライトコピーバック機能が実現される。

【0090】図10は、図9に示したライト変更ビット 発生回路を備えた第2の実施例による半導体記憶装置の 動作を説明するための第1のタイムチャートであり、図 11は、図9に示した回路を備えた第2の実施例による 半導体記憶装置の動作を説明するための第2のタイムチャートであり、図12は、図9に示した回路を備えた第 2の実施例による半導体記憶装置の動作を説明するため の第3のタイムチャートである。

【0091】以下、図10を用いてリードヒットおよびライトヒットの動作を説明し、図11を用いてライト変更なしのリードミスおよびライトミスの動作を説明し、図12を用いてライト変更ありのリードミスおよびライトミスの動作を説明する。

【0092】まず、図10を参照して、外部制御信号Ext. ZRAS, Ext. ZCAS信号の立下がりで、外部アドレスExt. Add. X, Yが取込まれる。下位3ビット以外の入力される内部アドレスがタグメモリ部にあるアドレスと一致すると、タグメモリ部の出力である信号MISSはLレベルのままでヒット状態になる。このとき、ロウ系アレイ制御信号S1, BLEQ, S0N, WLとが待機状態と同じ状態に保たれる。そして、外部アドレスYに対応するコラム選択線CSLがHレベルとなって、センスアンプにあるデータが入出力線対10, ZIOに読出される。

【0093】一方ライトヒットでは、入出力線対 IO, ZIOにライトデータ(Lレベルのデータ)がドライブされており、対応するコラム選択線 CSLがHレベルになると入出力線対 IO, ZIOの書込データがセンスアンプに書込まれる。したがって、センスアンプのノードB, ZBがそれぞれB=Lレベル、ZB=Hレベルとな

る。このように、図10では、センスアンプにあるデータがHレベルからLレベルに書換えられた場合が示されている。

【0094】次に、図11を参照して、ライト変更なしのリードミスおよびライトミスの動作を説明する。この動作は、図7および図8に示したリードミスおよびライトミスの場合の動作と同じである。入力されたロウアドレスに対してタグメモリ部の保持するロウアドレスが一致しないミス時においては、信号MISSはHレベルになる。センスアンプのデータはイコライズされてリセッ 10トされている。さらに、信号S1はHレベルとなるので、センスアンプ部AiとメモリセルアレイMCiは接続される。選択されたメモリセルからデータが読出され、またはメモリセルにデータが書込まれる。

【0095】次に、図12および図2を用いてライト変 更有りのリードミスおよびライトミスの動作を説明す る。リードミスまたはライトミスの場合には、外部アド レスが入力されると、時刻tOに信号MISS<O>は Hレベルとなる。そして、図9に示すライト変更ビット 発生回路のライト変更ビットW0-BitがHレベル で、以前にライトヒット動作が行なわれており、対応す るセンスアンプ部A0にあるデータが書換えられている とする。その場合、信号S1<0>はHレベルで、メモ リセルアレイMCO内のビット線対IO、ZIOがNチ ャネルMOSトランジスタ49等によって、センスアン プ部A0に接続される。信号BLEQ<0>がLレベル で、ビット線対BL1,ZBL1がイコライズ状態から 解除され、センスアンプ部AOのデータがビット線対に 伝わる。そして、選択されたワード線WL<0>がHレ ベルとなって、対応するメモリセルにセンスアンプにあ ったデータが書込まれる。

【0096】書換動作が終了すると、時刻 t 1に選択されたワード線がLレベルとなる。その後、センスアンプ駆動信号S0N<0>はLレベル、イコライズ信号BLEQ<0>はHレベルとなって、センスアンプ部およびビット線対はイコライズ状態になり、データがリセットされる。

【0097】次に、入力された外部アドレスに対してメモリセルからリードまたはライトの動作が行なわれる。時刻 t 2 に信号BLEQ<0 > がLレベルとなって、イ 40 コライズ状態から解除されると、たとえば外部アドレスに対応するワード線WL1はHレベルとなる。したがって、ビット線対BL1、Z BL1にメモリセルからのデータが読出される。センスアンプ駆動信号S 0 N C O > はHレベルであるので、センスアンプ45でデータは増幅される。

【0098】時刻t3にコラム選択線CSL0が選択され、入出力線対IO, ZIOにデータは読出される。時刻t4に、外部信号Ext. ZRASはHレベルとなって、1つのサイクルが終了すると、信号S1<0>はL50

レベルとなる。したがって、NチャネルMOSトランジスタ49等はオフするので、センスアンプ部AOはメモリセルアレイMCOと分離される。

【0099】この後、信号BLEQ<0>はHレベルになって、メモリセルアレイMC0中のビット線対がイコライズされる。ここで、センスアンプ部A0とメモリセルアレイMC0とは分離されているので、読出データはサイクル終了後でもセンスアンプ部A0に保持されている。

【0100】ライト時では、時刻t3にコラム選択線CSLOがHレベルとなると、入出力線対IO,ZIOにドライブされている書込データがビット線対BL1,ZBL1に伝わって、メモリセルに書込まれる。

【0101】次に、第1の実施例および第2の実施例による効果について説明する。CPUがメモリをアクセスする平均時間である平均メモリアクセス時間を t_{av} とする。この平均メモリアクセス時間 t_{av} は、(1)式のように表わされる。

【0102】 t_{av} = (ヒット率) × t ヒット+ (ミス20 率) × t ミス (1)

【0103】特に、第2の実施例においては、ライトヒットの場合において、センスアンプにのみデータが書込まれるので、高速にアクセスされる。すなわち、たとえばビット線の書込の際に、フルスイングする必要が従来例に比べてなくなるので、その分だけ高速にアクセスが行なわれる。

【0104】図13は、この発明の第3の実施例による半導体記憶装置の主要部概略ブロック図である。この実施例においては、センスアンプ部Aiに対して2つのメモリセルアレイMCia,MCibが隣接して設けられている。すなわち、ブロック#0においては、センスアンプ部A0の左側にメモリセルアレイMC0bが設けられる。他のブロック#i(i=1,…,N)に対しても同様である。これらのブロック#iに対して図1に示した装置がそれぞれ設けられている。図13では、特に、ロウ系アレイ制御回路およびロウデコーダ177と、タグメモリ部181と、行アドレスバッファ179が示されている。タグメモリ部181は、ブロックの数に対応して、N+1のライン数で形成されている。

【0105】図14は、図13のブロック#3の内部構成を示す回路図である。図14を参照して、センスアンプ部A3は、メモリセルアレイMC3bのビット線対BL, ZBLをイコライズするためのNチャネルMOSトランジスタ199と、センスアンプ187と、センスア

24

ンプ187と入出力線対IO3, ZIO3とを接続するためのNチャネルMOSトランジスタ183, 185と、メモリセルアレイMC3aとセンスアンプ187とを接続するためのNチャネルMOSトランジスタ189, 191と、メモリセルアレイMC3aのビット線対をイコライズするためのNチャネルMOSトランジスタ193とを備えている。

【0106】NチャネルMOSトランジスタ199のゲートには、メモリセルアレイMC3bのビット線をイコライズするための制御信号BLEQb<3>が入力されている。NチャネルMOSトランジスタ195,197のゲートには制御信号S1b<3>が入力されている。NチャネルMOSトランジスタ183,185のゲートには、コラムデコーダからの出力信号CSL0が入力されている。NチャネルMOSトランジスタ189,191のゲートには制御信号S1a<3>が入力されている。NチャネルMOSトランジスタ193のゲートには、メモリセルアレイMC3aのビット線をイコライズするための制御信号BLEQa<3>が入力されている。

【0107】なお、メモリセルアレイMC3a, MC3bのそれぞれは、メモリセルを有している。メモリセルは、メモリセルキャパシタ203とメモリセルトランジスタ201で形成されている。

【0108】図14を参照して動作について簡単に説明する。メモリセルアレイMC3bが選択された場合、信号S1a<3>はLレベルであり、NチャネルMOSトランジスタ189,191はオフ状態である。したがって、センスアンプ部A3とメモリセルアレイMC3aは分離されている。また、信号BLEQa<3>もHレベ30ルのままであり、メモリセルアレイMC3aのビット線対はイコライズされた状態であり、待機状態が保たれる。そこで、メモリセルアレイMC3a側が待機時の状態が保たれるので、メモリセルアレイMC3bに対してリードまたはライトの動作が行なえる。

【0109】このメモリセルアレイMC3bに対しての動作方法は、第1の実施例および第2の実施例で示した動作と全く同じである。そのため、ロウ系の各アレイ制御信号として、たとえば信号S1<0>, S0N<0>が信号S1b<0>, S0Nb<0>に置換えられ、選 40択されていない一方の信号S1a<0>, S0Na<0>などは待機状態に保たれる。

【0110】この実施例の効果としては、センスアンプ部および入出力線対をメモリセルアレイMCia, MCibとが共有するので、レイアウト面積が小さくなることである。

【0111】図15は、この発明の第5の実施例による 半導体記憶装置の主要部概略ブロック図であり、図16 は、図15のLRU (Least Recntly Used) レジスタを 示した図である。 【0112】図15および図16を参照して、第1および第2の実施例と異なり、センスアンプ部が1つのメモリセルアレイにのみ共有されてブロックが形成されるのでなく、2つのメモリセルアレイが1つのセンスアンプ部を共有している。構成としては、メモリセルアレイMCi間にセンスアンプ部Aiが設けられている。すなわち、たとえばメモリセルアレイMCOとメモリセルアレイMC1との間にセンスアンプ部AOが設けられ、メモリセルアレイMC1とメモリセルアレイMC2との間にセンスアンプ部A1が設けられている。最終的なメモリセルアレイMC4とメモリセルアレイMC5との間にはセンスアンプ部A4が設けられている。

【0113】このような2つのメモリセルアレイが1つのセンスアンプ部を共有するため、ブロックは曖昧になっている。メモリセルアレイMCiおよびセンスアンプ部Aiに対してロウ系制御回路およびロウデコーダ205が設けられている。センスアンプ部Aiに対応してタグメモリ部が設けられる。すなわち、センスアンプ部AOに対してはタグメモリ部(TAGO)207が設けられ、センスアンプ部A1に対してはタグメモリ部(TAG3)213が設けられ、センスアンプ部A4に対してはタグメモリ部(TAG3)213が設けられ、センスアンプ部A4に対してはタグメモリ部(TAG4)215が設けられる。

【0114】タグメモリ部は各センスアンプ部の保持するデータに対応した行アドレスを記憶するので、各センスアンプ部が2つのメモリセルアレイのデータを保持するために、いずれのメモリセルアレイのデータがセンスアンプ部に保持されているかを判定する判定手段が必要とされる。そこで、図16に示すようなS-Rフリップフロップ217aで形成されるLRUレジスタがそれぞれのタグメモリ部に対して2つ必要とされる。すなわち、タグメモリ部207に対して2つのLRUレジスタ217が設けられ、タグメモリ部209に対して2つのLRUレジスタ211が設けられ、タグメモリ部211に対して2つのLRUレジスタ223が設けられ、タグメモリ部215に対して2つのLRUレジスタ223が設けられ、タグメモリ部215に対して2つのLRUレジスタ225が設けられる。

【0115】図17は、図15のセンスアンプ部A $1\sim$ A3およびメモリセルアレイMC $1\sim$ MC3の回路図である。以下、図15のセンスアンプ部AiがメモリセルアレイMCiおよびメモリセルアレイMC(i+1)に共有されていることについて詳細に説明する。

【0116】センスアンプ部A1は、センスアンプ247と、センスアンプ247とメモリセルアレイMC1とを分離または接続するNチャネルMOSトランジスタ227,229と、入出力線対IO1,ZIO1とセンス7ンプ247とを接続または分離するNチャネルMOS

トランジスタ249, 251と、メモリセルアレイMC 2とセンスアンプ247とを分離または接続するNチャネルMOSトランジスタ231, 233と、ビット線対をイコライズするためのNチャネルMOSトランジスタ253とを含む。

【0117】NチャネルMOSトランジスタ227,229のゲートには、制御信号S1b<1>が入力されている。NチャネルMOSトランジスタ249,251のゲートには、コラムデコーダからの出力である信号CSL0が入力されている。NチャネルMOSトランジスタ10253のゲートには、制御信号BLEQ<1>が入力されている。

【0118】センスアンプ部A2は、センスアンプ部260と、センスアンプ部260とメモリセルアレイMC2とを接続または分離するNチャネルMOSトランジスタ237,239と、入出力線対IO2,ZIO2とセンスアンプ260とを接続または分離するNチャネルMOSトランジスタ255,257と、センスアンプ260とメモリセルアレイMC3とを接続または分離するNチャネルMOSトランジスタ241,243と、ビット20線をイコライズするNチャネルMOSトランジスタ259とを含む。

【0119】NチャネルMOSトランジスタ237,239のゲートには、制御信号S1a<2>が入力されている。NチャネルMOSトランジスタ255,257のゲートには、コラムデコーダからの制御信号CSLOが入力されている。NチャネルMOSトランジスタ241,243のゲートには、制御信号S1b<2>が入力されている。NチャネルMOSトランジスタ241,243のゲートには、制御信号S1b<2>が入力されている。NチャネルMOSトランジスタ259のゲートには、制御信号BLEQ<2>が入力されている。【0120】なお、各メモリセルアレイMCiは、メモリセルを有する。たとえばメモリセルアレイMC2は、メモリセルトランジスタ235と、メモリセルキャパシタ236とでメモリセルを形成している。同様に、メモリセルアレイMC3は、メモリセルトランジスタ245とメモリセルキャパシタ246とでメモリセルを形成している。

【0121】次に、図17の動作を簡単に説明する。たとえば、メモリセルアレイMC2の2列分のデータをセンスアンプ部A1,A2は保持できる。また、センスアンプA1は、メモリセルアレイMC1の1行分のデータを保持し、センスアンプA2は、メモリセルアレイMC2の1行分のデータを保持することもできる。また、たとえばメモリセルアレイMC3が頻繁にアクセスされる場合には、メモリセルアレイMC3の2列分のデータがセンスアンプ部A2,A3に保持されてもよいため、ヒット率は向上する。また、メモリセルアレイMC3の1行分のデータをセンスアンプ部に保持する際に、各センスアンプ部に対してLRUレジスタが図15に示されるように2個ずつ設けられることで、センスアンプ部A

2, センスアンプ部A3のうち最近アクセスされなかった方にメモリセルから読出されたデータが保持されれば、さらにヒット率は向上する。

【0122】図18は、図15から図17に示した実施例の動作を説明するためのフローチャートである。

【0123】図18を参照して、ステップ(図面ではSで表わす)1からステップ2において、タグメモリ部211に保持されているアドレスとメモリセルアレイMC2に対応するロウアドレスX2が一致したとする。ステップ3において、LRUレジスタ#1から#3の状態は、破線で囲まれたような状態に変化する。すなわち、センスアンプ部A2が最近アクセスされたデータを保持することになるので、LRUレジスタ#2の両2ビットは1にセットされる。センスアンプ部A2のデータと新旧を比較するための対応するLRUレジスタ#1の右側のビットとLRUレジスタ#3の左側のビットは0にセットされている。ここで、LRUビットが1のときには、隣のセンスアンプ部にあるデータより最近アクセスされたことが示されている。

【0124】次に、ステップ4において、メモリセルアレイMC2に対応した外部ロウアドレスで、ステップ5に示すようにTAG1,2にあるアドレスと一致しないアドレスX2′がアクセスされたとする。このとき、メモリセルアレイMC2に対応するLRU#1の右ビットとLRU#2の左ビットとが比較される。LRU#1の右ビットは0であり、LRU#2の左ビットが1なので、センスアンプ部A2の方がセンスアンプ部A1より最近アクセスされたことになる。したがって、TAG1にアドレスX2′が書込まれ、センスアンプ部A1にメモリセルアレイMC2の選択された1行分のデータがステップ6に示すように保持される。

【0125】センスアンプ部A1, A2, A3の新旧の関係が変わったので、ステップ7に示すように、破線内のLRUレジスタの状態はセットされる。この時点では、センスアンプ部A1のデータが最も最近アクセスされたことになるので、LRU#1の両2ビットは1に、LRU#0の右ビットおよびLRU#2の左ビットは0にセットされる。そして、次のアクセスが継続される。

【0126】図19は、図18に示したフローチャートに対応するタイムチャートである。図17~図19を参照して、ステップ1およびステップ2において、TAGの保持する行アドレスと外部行アドレスが一致すると、センスアンプ部A2のデータが読出される。信号S1a <2>, S1b <2>がともにLレベルで、センスアンプ部A2がメモリセルアレイMC2, MC3から分離されたままの状態であると、時刻 t 0にコラム選択線CSL0が選択されることにより、入出力線対IO2, ZIO2にセンスアンプ部A2の保持するデータが読出される。

50 【0127】次に、ステップ4からステップ6のリード

ミス時では、時刻 t 1 において、信号S 1 b < 1 > がH レベルとなって、NチャネルMOSトランジスタ 2 4 1, 2 4 3を介してセンスアンプ部A 1 とメモリセルアレイMC 2 は接続される。そして、時刻 t 2 において、信号B L E Q < 1 > がL レベルになるまで、センスアンプ部A 1 の保持しているデータはNチャネルMOSトランジスタ 2 5 3 によってイコライズされる。時刻 t 3 において、ワード線WL 1 はHレベルとなって選択され、ビット線対B L 1, Z B L 1 にメモリセルからのデータが読出される。センスアンプ 2 4 7 で増幅され、その内 10 部ノードB 1, Z B 1 にデータは保持される。

【0128】データが十分増幅されてから、時刻 t 4において、コラム選択線 C S L O が選択され、入出力線対 I O 1、 Z I O 1 にデータは読出される。

【0129】なお、リード、ライトの方法として、第1の実施例で説明したライトスルー方式、第2の実施例で示したライトコピーバック方式が適用されてもよい。

【0130】また、図15に示す構成においては、たとえばメモリセルアレイMC2に対して入出力ポートが両側にセンスアンプ部A1, A2の2つで構成されている 20ので、2ポートから独立にリードまたはライトできるような2ポートメモリとしての機能も兼ね備えることになる。

【0131】図20は、この発明の第5の実施例による 半導体記憶装置の特徴を示した概略ブロック図であり、 図21は、図20に示した回路部分の動作を説明するた めのタイムチャートである。

【0132】図20において、列アドレスバッファ261に外部列アドレスY0~Y(i-1)が入力されるための入力端子が設けられている。この入力端子に外部列 30アドレスY0~Y(i-1)が入力されることにより、列アドレスバッファ261は、内部列アドレスAY0~AY(i-1)を出力する。同様に、行アドレスバッファ262に対して外部行アドレスX0~X(i-1)が入力される必要があり、そのための端子も設けられる必要がある。また、入力バッファ263および出力バッファ264との間で入出力データの伝達を行なうための入出力端子も設けられる必要がある。

れている。

【0133】この実施例においては、行アドレスバッフ

【0134】図21を参照して、リード時の外部制御信号について説明する。外部行アドレスは、外部信号Ext. ZRAS信号の立下がり時のみ、入力されればよい。したがって、データがデータ入力端子に読出される前および書込データが入力される前にデータ入出力端子から行アドレスが入力されればよい。

【0135】このように外部行アドレスを入力するための端子と、入出力データのための端子とを同一にすることにより、外部列アドレス端子および外部行アドレス端子を別個に設ける必要がなくなる。したがって、その分だけ端子数は減少する。

[0136]

【発明の効果】以上のように、この発明によれば、行アドレスおよび列アドレスが入力される前の待機時において、センスアンプとメモリセルアレイのメモリセルとが分離されているので、センスアンプの保持するデータに対応する行アドレスと入力される行アドレスとが一致した場合には、センスアンプの保持するデータをたとえば直接読出すことができる。さらに、センスアンプの保持するデータに対応する行アドレスと入力される行アドレスとが一致しない場合には、イコライズ状態にされたビット線対を介して、メモリセルに保持されたデータをたとえば読出すことができる。

【図面の簡単な説明】

【図1】この発明の第1の実施例による半導体記憶装置の全体を示す概略ブロック図である。

【図2】図1のセンスアンプ部Ai($i=0,1,\cdots$,7)およびメモリセルアレイMCi($i=0,1,\cdots$,7)の一例としてのセンスアンプ部A0およびメモリセルアレイMC0の回路図、ならびにコラムデコーダ、ロウ系アレイ制御回路およびロウデコーダのブロック図である。

【図3】図1のタグメモリ部の回路図である。

【図4】図1のロウ系アレイ制御回路およびロウデコー ダの回路図である。

【図5】図1のクロック発生回路の回路図である。

【図6】図1のコラムデコーダの回路図である。

【図7】図1から図6に示した回路の動作を説明するためのタイムチャートである。

【図8】図1から図6に示した回路の動作を図7ととも に説明するためのタイムチャートである。

【図9】この発明の第2の実施例による半導体記憶装置の第1の実施例と異なる部分の回路図である。

【図10】図9に示した回路を備えた第2の実施例による半導体記憶装置の動作を説明するための第1のタイムチャートである。

【図11】図9に示した回路を備えた第2の実施例による半導体記憶装置の動作を説明するための第2のタイムチャートである。

【図12】図9に示した回路を備えた第2の実施例によ

る半導体記憶装置の動作を説明するための第3のタイム チャートである。

【図13】この発明の第3の実施例による半導体記憶装置の主要部概略ブロック図である。

【図14】図13のブロック#3の内部構成を示す回路 図である。

【図15】この発明の第4の実施例による半導体記憶装置の主要部概略ブロック図である。

【図16】図15のLRU (Least Recntly Used) レジスタを示した回路図である。

【図17】図15のセンスアンプ部A1~A3およびメ モリセルアレイMC1~MC3の回路図である。

【図18】図15に示した装置の動作を説明するためのフローチャートである。

【図19】図18に示したフローチャートに対応するタイムチャートである。

【図20】この発明の第5の実施例による半導体記憶装置の特徴を示す概略ブロック図である。

【図21】図20に示した回路部分の動作を説明するためのタイムチャートである。

【図22】従来の4. 5Mb i t ダイナミック (D) R

AM半導体記憶装置の概略ブロック図である。

【図23】図22の入出力端子DQi (i=0, 1, \cdots 8)に対応して設けられる512Kセルアレイを示した概略ブロック図である。

30

【符号の説明】

MCi メモリセルアレイ

Ai センスアンプ部

BL, ZBL ビット線対

WL ワード線

10 IO, ZIO 入出力線対

25 コラムデコーダ

27 ロウ系アレイ制御回路およびロウデコーダ

27a ロウ系アレイ制御回路

27b ロウデコーダ

29 タグメモリ部

31 行アドレスバッファ

33 列アドレスバッファ


174 ライト変更ビット発生回路

217, 219, 221, 223, 225 LRUレジ

20 スタ


【図1】

【図6】



【図5】

【図16】



【図3】 【図2】 <u> 29</u> SKO>BLEQ<O> WLO Z10 10 25 MISS<0>"MISS<7> T Cs ZBL1 BL2 10Í ZBL 2 - 73 MCO AO -103 RDE MISS AXO-AXL-1 【図4】 TAG (7) TAG<0> (a) 【図9】 【図20】 MISS (0) S1(0) Ext. ZWE 176 wo- Bit -BLEQ<0> MISS(0)> D00 0 (b) →W2-Bit RDE (0) Doing AXi-ı Ext.ZOE W3 - Bit АХ3 ДХ:-, MISS (7) 【図21】 Ext.ZRAS Ext.ZCAS


Ext.Y-Add XXX

Ext. Dapin X Dout o


 $X\!I\!I\!X$

Dort 2


【図7】



【図8】




【図15】




,-,


【図10】




【図11】




【図12】




【図14】




【図13】



【図17】




[図18]




【図19】

【図23】



【図22】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成13年10月12日(2001.10.12)

【公開番号】特開平7-211062

【公開日】平成7年8月11日(1995.8.11)

【年通号数】公開特許公報7-2111

【出願番号】特願平6-1012

【国際特許分類第7版】

G11C 11/401

G06F 12/08 310

[FI]

G11C 11/34 362 C

G06F 12/08 310 Z

【手続補正書】

【提出日】平成12年12月26日 (2000.12. 26)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 複数のメモリセルが行および列方向に配設されたメモリセルアレイと、

各前記メモリセルの列方向に対応して設けられた複数の ビット線対と、

各前記メモリセルの行方向に対応して設けられた複数の ワード線と、

各前記ビット線対に接続され、かつ所定の行方向に配設 されたメモリセルに対応するデータを保持する複数のセ ンスアンプを有するセンスアンプ部と、

各前記センスアンプが保持しているデータに対応する行アドレスと入力される行アドレスとが同じであるか否か を判定する第1の判定手段と、

各前記センスアンプに接続される入出力線対と、

入力される列アドレスに応じて、各前記センスアンプを 前記入出力線対に接続するコラムデコーダと、

入力される行アドレスに応じて、行方向に配設されたメ モリセルを指定するために前記ワード線を活性化するロ ウデコーダと、

列アドレスおよび行アドレスが入力される前において、 各前記センスアンプと各前記メモリセルとを分離すると ともに、前記ビット線対をイコライズ状態にし、さら に、前記第1の判定手段の出力に応じて、各前記センス アンプと各前記メモリセルとを接続するか否かを制御 し、前記ビット線対をイコライズ状態にするか否かを制 御する制御手段とを備えた、半導体記憶装置。

【請求項2】 前記制御手段は、前記第1の判定手段が

読出のために入力される行アドレスと各前記センスアンプに保持されているデータに対応する行アドレスとが同じであると判定したことに応じて、各前記センスアンプと各前記メモリセルとを分離するとともに、前記ビット線対をイコライズ状態にし、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項3】 前記制御手段は、前記第1の判定手段が 読出のために入力される行アドレスと各前記センスアン プに保持されているデータに対応する行アドレスとが異 なると判定したことに応じて、各前記センスアンプと各 前記メモリセルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項4】 前記制御手段は、前記第1の判定手段が 書込のために入力される行アドレスと各前記センスアン プに保持されているデータに対応する行アドレスとが同 じであるまたは異なると判定したことに応じて、各前記 センスアンプと各前記メモリセルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項5】 前記制御手段は、前記第1の判定手段が 書込のために入力される行アドレスと各前記センスアン プに保持されているデータに対応する行アドレスとが同 じであると判定したことに応じて、各前記センスアンプ と各前記メモリセルとを分離するとともに、前記ビット 線対をイコライズ状態にし、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1記載の半導体記憶装置。

【請求項6】 さらに、各前記センスアンプに保持されているデータと各前記メモリセルに保持されているデータが書換えられたか否かを判定する第2の判定手段とを備え、

前記制御手段は、前記第1の判定手段が書込または読出

のために入力される行アドレスと各前記センスアンプに 保持されているデータに対応する行アドレスとが異なる と判定したことに応じて、かつ前記第2の判定手段が各 前記センスアンプに保持されているデータと各前記メモ リセルに保持されているデータ<u>が書換えられていない</u>と 判定したことに応じて、各前記センスアンプと各前記メ モリセルとを接続し、

前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項1または5記載の半導体記 憶装置。

【請求項7】 前記制御手段は、各前記メモリセルおよび各前記センスアンプに対してデータの書込または読出が行なわれた後、各前記センスアンプと各前記メモリセルとを分離するとともに、前記ビット線対をイコライズ状態にする、請求項6記載の半導体記憶装置。

【請求項8】 さらに、各前記センスアンプに保持されているデータと各前記メモリセルに保持されているデータ<u>が書換えられた</u>か否かを判定する第2の判定手段とを備え、

前記制御手段は、前記第1の判定手段が書込または読出のために入力される行アドレスと各前記センスアンプに保持されているデータに対応する行アドレスとが異なると判定したことに応じて、かつ前記第2の判定手段が各前記センスアンプに保持されているデータと各前記メモリセルに保持されているデータが書換えられたと判定したことに応じて、各前記センスアンプと各前記メモリセルとを接続し、各前記センスアンプに保持されたデータを各前記メモリセルに書込む、請求項1または5記載の半導体記憶装置。

【請求項9】 前記制御手段は、各前記センスアンプに 保持されたデータが各前記メモリセルに書込まれた後、 各前記センスアンプと前記書込または読出のために入力 される行アドレスに対応したメモリセルとを接続し、 前記コラムデコーダは、各前記センスアンプと前記入出 力線対とを接続する、請求項8記載の半導体記憶装置。

【請求項10】 前記センスアンプ部に対して隣接して 複数の前記メモリセルアレイが設けられる、請求項1か ら9いずれかに記載の半導体記憶装置。

【請求項11】 前記センスアンプ部は、隣接して設けられた複数のメモリセルアレイのいずれかのデータを保持する、請求項10記載の半導体記憶装置。

【請求項12】 複数の前記メモリセルアレイのそれぞれの間に、共有される前記センスアンプ部が隣接して設けられる、請求項1から9いずれかに記載の半導体記憶装置。

【請求項13】 <u>複数のメモリセルが行および列方向に</u> 配置された複数のメモリセルアレイと、

<u>各前記メモリセルの列方向に対応して設けられた複数の</u> ビット線対と、

各前記メモリセルの行方向に対応して設けられた複数の

ワード線と、

<u>入力される行アドレスに対応したワード線を活性化する</u> ロウデューダと、

前記複数のメモリセルアレイのそれぞれの間に共有して 設けられ、各前記共有するメモリセルアレイのビット線 対に接続され、共有するメモリセルアレイのいずれかの 行方向に配置されたメモリセルに対応するデータを保持 する複数のセンスアンプを有するセンスアンプ部と、 各前記センスアンプ部が保持しているデータに対応する 行アドレスを記憶する手段と、

いずれかのメモリセルアレイのデータがセンスアンプ部 に保持されているかを判定する第1の判定手段とを備え た、半導体記憶装置。

【請求項14】 さらに、各前記メモリセルアレイに近接して、かつ共有される複数のセンスアンプ部のうち最近アクセスされたセンスアンプ部を判定する第<u>2</u>の判定手段とを備え、

前記第2の判定手段が最近アクセスされていないと判定したセンスアンプ部に各前記メモリセルアレイのデータが書込まれる、請求項13記載の半導体記憶装置。

【請求項15】 <u>複数のメモリセルが行および列方向に</u> 配置されたメモリセルアレイと、

<u>各前記メモリセルの列方向に対応して設けられた複数の</u> ビット線対と、

<u>各前記メモリセルの行方向に対応して設けられた複数の</u> ワード線と、

<u>前記メモリセルアレイのビット線対に接続された複数の</u> センスアンプと、

入出力データが入出力される入出力バッファと、 前記入出力バッファおよび前記センスアンプに接続される入出力線対と、

<u>外部行アドレスが入力される行アドレスバッファと、</u> <u>前記行アドレスバッファの出力に対応したワード線を活</u> 性化するロウデコーダと、

外部列アドレスが入力される列アドレスバッファと、 前記列アドレスバッファの出力に対応したセンスアンプ を前記入出力線対に接続するコラムデコーダと、 前記列アドレスバッファに外部列アドレスを入力する入

<u>前記列アドレスバッファに外部列アドレスを入力する入</u> 力端子と、

前記行アドレスバッファに外部行アドレスを入力すると ともに、前記入出力バッファに入出力データを入出力す る共通の入出力端子とを備えた、半導体記憶装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0022

【補正方法】変更

【補正内容】

【0022】請求項6では、請求項1または5の半導体 記憶装置は、さらに、各センスアンプに保持されている データと各メモリセルに保持されているデータとが<u>事</u>換 <u>えられた</u>か否かを判定する第2の判定手段とを備え、制御手段は、第1の判定手段が書込または読出のために入力される行アドレスと各センスアンプに保持されているデータに対応する行アドレスとが異なると判定したことに応じて、かつ第2の判定手段が各センスアンプに保持されているデータと各メモリセルに保持されているデータが書換えられていないと判定したことに応じて、各センスアンプと各メモリセルとを接続し、コラムデコーダは、各センスアンプと入出力線対とを接続する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0024

【補正方法】変更

【補正内容】

【0024】請求項8では、請求項1または5の半導体記憶装置は、さらに、各センスアンプに保持されているデータと各メモリセルに保持されているデータ<u>が書換えられた</u>か否かを判定する第2の判定手段とを備え、制御手段は、第1の判定手段が書込または読出のために入力される行アドレスと各センスアンプに保持されているデータに対応する行アドレスとが異なると判定したことに応じて、かつ第2の判定手段が各センスアンプに保持されているデータと各メモリセルに保持されているデータが書換えられたと判定したことに応じて、各センスアンプと各メモリセルとを接続し、各センスアンプに保持されたデータを各メモリセルに書込む。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0029

【補正方法】変更

【補正内容】

【0029】請求項13では、複数のメモリセルが行および列方向に配置された複数のメモリセルアレイと、各メモリセルの列方向に対応して設けられた複数のビット線対と、各メモリセルの行方向に対応して設けられた複数のワード線と、入力される行アドレスに対応したワード線を活性化するロウデコーダと、複数のメモリセルアレイのそれぞれの間に共有して設けられ、各共有するメモリセルアレイのビット線対に接続され、共有するメモリセルアレイのいずれかの行方向に配置されたメモリセルに対応するデータを保持する複数のセンスアンプを有するセンスアンプ部と、各センスアンプ部が保持しているデータに対応する行アドレスを記憶する手段と、いずれかのメモリセルアレイのデータがセンスアンプ部に保持されているかを判定する第1の判定手段とが設けられる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】請求項14では、請求項13の半導体記憶装置は、さらに、各メモリセルアレイに隣接して、かつ共有される複数のセンスアンプ部のうち最近アクセスされたセンスアンプ部を判定する第2の判定手段を備え、第2の判定手段が最近アクセスされていないと判定したセンスアンプ部に各メモリセルアレイのデータが書込まれる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0031

【補正方法】変更

【補正内容】

【0031】請求項15では、複数のメモリセルが行お よび列方向に配置されたメモリセルアレイと、各メモリ セルの列方向に対応して設けられた複数のビット線対 と、各メモリセルの行方向に対応して設けられた複数の ワード線と、メモリセルアレイのビット線対に接続され た複数のセンスアンプと、入出力データが入出力される 入出力バッファと、入出力バッファおよび前記センスア ンプに接続される入出力線対と、外部行アドレスが入力 される行アドレスバッファと、行アドレスバッファの出 力に対応したワード線を活性化するロウデコーダと、外 部列アドレスが入力される列アドレスバッファと、列ア ドレスバッファの出力に対応したセンスアンプを前記入 出力線対に接続するコラムデコーダと、列アドレスバッ ファに外部列アドレスを入力する入力端子と、行アドレ スバッファに外部行アドレスを入力するとともに、入出 <u>カバッファに入出力データを入出力する共通の入出力端</u> 子とを備える。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 1 1 1

【補正方法】変更

【補正内容】

【0111】図15は、この発明の第 $\underline{4}$ の実施例による 半導体記憶装置の主要部概略ブロック図であり、図16は、図15のLRU(Least Recntly Used)レジスタを 示した図である。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0121

【補正方法】変更

【補正内容】

【0121】次に、図17の動作を簡単に説明する。たとえば、メモリセルアレイMC2の2行分のデータをセンスアンプ部A1,A2は保持できる。また、センスアンプA1は、メモリセルアレイMC1の1行分のデータを保持し、センスアンプA2は、メモリセルアレイMC2の1行分のデータを保持することもできる。また、た

とえばメモリセルアレイMC3が頻繁にアクセスされる場合には、メモリセルアレイMC3の2行分のデータがセンスアンプ部A2,A3に保持されてもよいため、ヒット率は向上する。また、メモリセルアレイMC3の1行分のデータをセンスアンプ部に保持する際に、各センスアンプ部に対してLRUレジスタが図15に示されるように2個ずつ設けられることで、センスアンプ部A2,センスアンプ部A3のうち最近アクセスされなかった方にメモリセルから読出されたデータが保持されれば、さらにヒット率は向上する。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0 1 3 6

【補正方法】変更

【補正内容】

[0136]

【発明の効果】以上のように、この発明によれば、行アドレスおよび列アドレスが入力される前の待機時において、センスアンプとメモリセルアレイのメモリセルとが分離されているので、センスアンプの保持するデータに対応する行アドレスと入力される行アドレスとが一致し

た場合には、センスアンプの保持するデータをたとえば 直接読出すことができる。さらに、センスアンプの保持 するデータに対応する行アドレスと入力される行アドレ スとが一致しない場合には、イコライズ状態にされたビ ット線対を介して、メモリセルに保持されたデータをた とえば読出すことができる。また、他の発明によれば、 複数のメモリセルアレイのそれぞれの間に共有して複数 のセンスアンプを有するセンスアンプ部と、各センスア <u>ンプ部が保持しているデータに対応する行アドレス</u>を記 憶する手段と、いずれかのメモリセルアレイのデータが センスアンプ部に保持されているかを判定する判定手段 を設けたので、同一メモリセルアレイの2行分のデータ がセンスアンプ部に保持することが可能となり、ヒット 率が向上する。さらに、他の発明によれば、列アドレス バッファに外部列アドレスを入力する入力端子と、行ア ドレスバッファに外部行アドレスを入力するとともに、 入出力バッファに入出力データを入出力する共通の入出 力端子とを備えているので、端子数が増加することな く、外部列アドレスと外部行アドレスが同じに入力で き、高速な動作が可能となる。

roman sky in 42 to 2017

THIS PAGE BLANK (USPTO)